Средств обработки сигналов




Скачать 498,45 Kb.
НазваниеСредств обработки сигналов
страница2/4
Дата публикации13.10.2013
Размер498,45 Kb.
ТипДокументы
pochit.ru > Информатика > Документы
1   2   3   4

2.2.2. Микропроцессорная секция К1804ВС2

Это 4-разрядное устройство обработки данных, структурная схема которого приведена на рис.2.8, состоит из тех же функциональных узлов, что и БИС К1804ВС1. Однако функциональные возможности БИС К1804ВС2 намного шире. На рис. 2.8

обозначено:

— сигнал разрешения записи,

A0-A3, В0-В5 — шины адреса регистра,

Т — тактовый сигнал,

DA0-DA3 — входная шина данных,

DB0-DB3 — двунаправленная шина данных,

— сигнал разрешения записи в АЛУ,

C4 — перенос из АЛУ,

— сигнал распространения переноса/переполнения,

— сигнал генерации переноса/старший разряд АЛУ,

PF0, PF3 — сигналы переноса при сдвиге,

Z — признак нулевого результата в АЛУ,

YO-Y3 — выходная шина данных,

— разрешение передачи данных из АЛУ,

С0 — перенос в АЛУ,

— сигнал разрешения передачи в АЛУ,

— сигнал разрешения записи,

PQ0, PQ3 — сигналы переноса при сдвиге,

— сигнал фиксации по. ^жения младшей БИС,

— сигнал фиксации положения старшей БИС,

— разблокировка выхода W младшей БИС, разрешение записи в Q,

I0-I8 — сигналы кода микрокоманды.

Арифметико-логический блок БИС, в который входят АЛУ, cдвигатель результата АЛУ и формирователь признака нуля, обеспечивает выполнение семи арифметических, девяти логических и девяти специальных функций над одним или двумя операндами, поступающими на вход АЛУ через входные мультиплексоры R и S. С использованием сдвигателя результата АЛУ, внутренней регистровой памяти и рабочего регистра Q в БИС выполняются арифметические и логические сдвиги, микропрограммы умножения, деления, нормализации и преобразования чисел со знаком в дополнительный код. В БИС выполняются и операции расширения знака числа, генерации паритета на выходе PF0 (операции "исключающее ИЛИ" всех выходов АЛУ и сигнала на входе PF3 ),увеличения операнда на 1(2).

При комплексировании микропроцессорных секций К1804ВС2 возникает необходимость их настройки на заданное положение в системе (старшая, младшая или средняя). Это связано с тем, что функционирование при выполнении некоторых операций зависит от их положения в системе._ Настройка БИС выполняется с помощью сигналов и .

Блок внутренней памяти БИС К1804ВС2 по количеству внутренних регистров и их адресации аналогичен блоку внутренней памяти БИС К1304ВС1, однако он обладает новыми функциональными возможностями: способен работать в режимах двух- и трехадресной обработки. При двухадресной обработке на входы АО — A3 подается адрес операнда R , а на входы В0 — ВЗ — адрес операнда S, который одновременно является и адресом результата. При трехадресной обработке адрес на входах ВО — ВЗ после считывания операнда S заменяется на адрес результата в течение одного такта, тем самым обеспечивается запись результата операции АЛУ по новому адресу.



Блок управления микропроцессорной секции обеспечивает формирование всех внутренних управляющих сигналов БИС, определяющих выполняемую операцию АЛ ' и положение БИС в системе. Входными сигналами блока управления являются сигналы_кода микрокоманды I0-I8 и системные управляющие сигналы , , . .

Нумерация выводов БИС К1804ВС2 приведена на рис.2.9.



^ 2.2.3. Объединение микропроцессорных секций в операционном

устройстве .
Требуемая разрядность операционного устройства обеспечивается объединением некоторого числа микропроцессорных секций. Каждая секция хранит и обрабатывает 4-разрядную группу данных; если используется n микропроцессорных- секций, то разрядность операционного устройства равна 4n . На рис.2.10 показано объединение четырех секций в 16-разрядном операционном устройстве.

Одной из задач, которые приходится решать при объединении секции, является обеспечение малого времени задержки переноса, поступающего на вход СО секций. Один из возможных способов построения цепи передачи переносов при объединении микропроцессорных секций — последовательный при котором выход C4 секции подключается к входу С0 следующей, более старшей секции. При этом на вход С0 каждой секции сигнал переноса поступает с задержкой, с которой проходят переносы через все предыдущие секции. Эта задержка в цепи от входа С0 до выхода C4 в одной секции составляет 20 нс. При большем числе объединяемых функций задержка существенно отразится на быстродействии операционного устройства. Уменьшение задержки в формировании и подаче переносов на входы С0 микропроцессорной секции обеспечивает применение схемы ускоренного переноса К1804ВР1, нумерация выводов которой приведена на рис.2.5. Информация, необходимая для формирования переносов в данной микросхеме, выдаваемых, на входы С0 секций, подается в виде сигналов с выходов и секций.

В операционном устройстве, состоящем из четырех секций, при последовательной передаче переносов время распространения сигнала от входов A3 — А0 и ВЗ — В0 до выхода С4 переноса в первой секции составляет 70 нс, далее задержка во второй и третьей секциях 20x2=40 нс; таким образом, искомая задержка 110 нс.

В схеме с ускоренным переносом время распространения сигнала от входов A3 — А0 и ВЗ — В0 до выходов и составляет 59 нс, задержка в схеме ускоренного переноса 5 нс. Таким образом, общая задержка равна 64 нс.

Другая задача, решаемая при объединении микропроцессорных секций, состоит в построении цепей .передачи переносов при выполнении операций сдвигов. Если производится сдвиг вправо, то выдвигаемое из секций на выходы PR0 и PQO содержимое младших разрядов должно передаваться на входы PR3 и РQЗ следующих младших секций для ввода их в освобождающиеся при сдвиге старшие разряды регистров. При сдвиге влево из секций на выходы PR3 и PQ3 выдвигается содержимое старших разрядов, оно должно вдвигаться через входы PR0 и PQ3 в освобождающиеся при сдвиге младшие



разряды следующих старших микропроцессорных секции. Таким образом, при объединении секций необходимо обеспечить соединение выводов PR0 и РQЗ младшей секции с выводами РR0 и PQ3 следующей старшей секции.

Третья задача, решаемая при построении операционного устройства, — формирование слова состояния (признаков, предназначенных для выполнения условных переходов). При объединении секций нужно объединить выходы Z секций и подключить через регистр к источнику питания. Такая объединенная цепь служит выходом признака нуля. В качестве остальных выводов признаков используются выходы признаков из старшей микропроцессорной секции. Выходы признаков остальных секций остаются неиспользованными. Слово состояния операционного устройства формируется объединенным выходом признака нуля, выходами признаков старшей секции, выходами PR0 и PQ0 младшей секции и выходом PR3 старшей секции. В зависимости от решаемой задачи разрядность слова состояния и схема его формирования могут быть различными. Они определяются проектировщиком и решаются с применением мультиплексоров.
^ 2.2.4. Схема управления состоянием и сдвигами К1804ВР2
БИС К1804ВР2 предназначена для выполнения различных операций по обслуживанию АЛУ:

формирования сигналов входного переноса для микропроцессорных секций и схем ускоренного переноса;

организации арифметических, логических и циклических сдвигов чисел одинарной и двойной длины (всего 32 варианта сдвигов);

выполнения различных операций с содержимым двух внутренних регистров состояния М и N ;

проверки за один такт одного из 16 различных условий, поступающих с выходов регистров состояния М и N либо из микропроцессорной секции.

В БИС К1804ВР2 можно выделить следующие функциональные блоки (рис.2.11, 2.12): блок обработки признаков, блок проверки условия, блок управления переносом и блок управления сдвигами. Блок обработки признаков предназначен для хранения и модификации следующих признаков выполнения операций в АЛУ микропроцессорной секции: перенос С, знак N , переполнение V и нулевой результат Z.





На рис.2.11 в блоке обработки признаков обозначено:

Т. - тактовый сигнал,

—-^разрешение записи в регистры N и M,

— сигналы разрешения записи признака,

IZ,IN,IC,IV — входы признаков состояния АЛУ,

YZ,YN, YC,YV— шина данных,

— разрешение вывода информации.

Блок проверки условия обеспечивает проверку 16 различных условий (функций признаков состояния АЛУ) и формирование кода условия (0 или 1). На рис.2.11 обозначено:

— разрешение вывода кода условия,

СТ — код (результат проверки) условия.

Блок управления переносом формирует сигнал входного переноса для АЛУ микропроцессорной секции из семи различных входных сигналов, что позволяет легко реализовать операции сложения и вычитания чисел одинарной и двойной длины. На рис.2.12 в блоке управления переносом и блоке управления сдвигом обозначено:

СХ — вход переноса,

СО — выход переноса,

МС,НС— разряды с регистров М и N.

Блок управления сдвигами обеспечивает реализацию 32 различных вариантов арифметических, логических и циклических сдвигов. Управляющие сигналы для всех блоков БИС К1804ВР2 формируются блоком управления из сигналов I0-I12 кода микрокоманды.

На рис. 2.13 приведена нумерация выводов микросхемы К1804ВР2.



^ 2.2.5. Построение управляющего устройства'

2.2.5.1. Секции управления адресом микрокоманды К1804ВУ1 и К1804ВУ2

Четырехразрядные секции К1804ВУ1 и К1804ВУ2 используются для построения блоков микропрограммного управления различных цифровых устройств. Основной функцией этих БИС является формирование адреса микрокоманды под воздействием внешних управляющих сигналов. В БИС К1804ВУ1 реализованы три способа адресации микрокоманд: последовательная по счетчику микрокоманд, выборка адреса из одного из внутренних или внешних источников адреса, модификация младших разрядов адреса микрокоманды. В БИС К1804ВУ2 реализованы только два первых способа адресации. Обе БИС обеспечивают шесть различных управляющих конструкций в алгоритмах микропрограммного управления: безусловный переход, условный переход по одному или нескольким направлениям, цикл проверки условия, повторение предыдущего адреса микрокоманды, условный переход к микропрограмме и возврат по условию, безусловный переход к программе и возврат.

Реализация перечисленных способов адресации и управляющих конструкций обеспечивается с помощью блока выбора адреса, регистра адреса, счетчика микрокоманд и стека (рис.2.14).



В микросхеме предусматривается четыре источника адреса, каждый из которых может выдать 4-разрядный двоичный адрес: счетчик микрокоманд, регистр адреса, стек и входная шина адреса D. Блок выбора адреса содержит мультиплексор, с помощью которого в зависимости от управляющих сигналов SO и S1 выбирается один из источников адреса (см.табл.2.4).

Таблица 2.4

S1

S0

Источник адреса

0

0

1

1

0

1

0

1

Счетчик МК

Регистр адреса

Стек

Шина адреса

Выбранный адрес может быть модифицирован с помощью маски, подаваемой по шине QKO-QR3 . Кроме того, блок выбора адреса имеет вход, который используется для установки на его выходе нулевого значения адреса, обеспечиваемого при подаче на этот вход нулевого сигнала.

Рассмотрим подробнее узлы, служащие источниками адреса.

Счетчик микрокоманд состоит из 4-разрядного регистра, в который при положительном фронте тактовых импульсов заносится значение, имеющееся на выходе блока выбора адреса. Инкрементор может увеличить этот адрес на единицу при С0 = 1. В инкременторе имеется выход переноса C4 . При объединении микросхем схем управления адресом микрокоманды (рис.2.15) выходная цепь переноса С4 подключается к входной цепи переноса следующей (старшей) секции. Таким образом, при подаче на вход младшей секции логической единицы в начале каждого тактового периода в счетчик микрокоманд заносится значение адреса, увеличенное на единицу по сравнению со значением адреса в предыдущем тактовом периоде. Так формируется адрес микрокоманды, если не нарушается естественный порядок следования адресов, т.е. в отсутствие условных и безусловных переходов. Адрес микрокоманды, записанный в регистре счетчика микрокоманд, передается либо в стек, либо снова в блок выбора адреса.



Регистр адреса — 4-разрядный регистр, информация__в который может приниматься по 4-разрядной шине R3-R0. Вход является управляющим. На этот_ вход подается сигнал разрешения записи в регистр адреса. При = 0 на положительном фронте тактового импульса информация, поступающая по шине R3-R0, принимается в регистр адреса.

Стек содержит накопитель из четырех 4-разрядных регистров и 2-разрядного указателя, стека, хранящего адрес входа в накопитель. Работой стека управляют сигналы и PUP . Сигнал служит сигналом разрешения изменения содержимого указателя стека, PUP — сигналом, определяющим направление изменения содержимого указателя стека (при PUP=0 — уменьшение, при PUP=1 — увеличение содержимого указателя стека).

Пусть регистры накопителя CT0, СТ1 CT2, CT3 хранят соответственно адреса А, В , С, D . В дальнейшем под регистром СT0 будем понимать регистр накопителя, адресуемый указателем стека. Рассмотрим процессы в стеке при различных комбинациях управляющих сигналов и PUP. _

Пусть в текущий такт поступает сигнал =1, значение сигнала PUP безразлично. Значение =1 задает режим чтения без изменения содержимого указателя стека. При этом в текущем такте из стека на вход блока выбора адреса поступает содержимое регистра СT0 . При переходе к следующему такту размещение информации в регистрах накопителя остается прежним.

Если__ в текущем такте подается комбинация управляющих сигналов =0 и PUP=0, то устанавливается так называемый режим выталкивания из стека. В этом случае в текущем такте на вход блока выбора адреса выдается адрес А, хранившийся в регистре СT0; при переходе к следующему такту происходит перемещение информации в регистрах.

При подаче в текущем такте комбинации сигналов =0 и PUP=1 устанавливается так называемый режим записи, при котором в текущем такте на вход блока выбора адреса выдается содержимое регистра СT0 (адрес А), а при переходе к следующему такту происходит перемещение информации в регистрах накопителя в обратном направлении и в регистр СT0 принимается содержимое счетчика микрокоманд.

Стек используется при обращении к подпрограммам. При переходе к подпрограмме адрес ее первой микрокоманды выдается на выход схемы управления адресом микрокоманды из регистра адреса либо с шины D . Стек устанавливается в режим записи, и при переходе к следующему такту в регистр СT0 накопителя стека принимается содержимое счетчика микрокоманд, соответствующее адресу очередной микрокоманды, на которой было установлено выполнение главной программы. После окончания выполнения подпрограммы выдается адрес из стека и происходит возврат в главную программу.

Блок выбора адреса кроме входов, предназначенных для приема содержимого четырех рассмотренных выше источников адреса, имеет входы маски QR3~Q$0 , которые используются для модификации адреса: может быть установлена единица в любом разряде адреса путем подачи ее в соответствующий разряд шины QR3-QR0.



Адрес с выхода блока выбора адреса передается на выход микросхемы через буфер адреса, который построен на_злементах с тремя состояниями, управляемых сигналом . При =0 буфер адреса открыт, при =1 он отключает микросхему от высшей шины адреса.

Нумерация выводов БИС К1804ВУ1 и К1804ВУ2 приведена на рис.2.16. Сокращение количества выводов в БИС К1804ВУ2 достигнуто за счет того, что входы адреса D0-D3 используются как входы регистра адреса, а входы маски QR0-QR3 входы схемы "ИЛИ" отсутствуют.
1   2   3   4

Похожие:

Средств обработки сигналов iconЗадачи и методы обработки сигналов зв. Основные виды устройств обработки....
Принципы действия устройств динамической обработки. Структурные схемы, переходные процессы
Средств обработки сигналов icon6. микропроцессоры для цифровой обработки сигналов
МП. Значительная эффективность систем цос достигается за счет специализации мп. Мп, ориентированные на цос, получили название цифровых...
Средств обработки сигналов iconТема пространство и метрология сигналов физическая величина более...
Пространство сигналов. Множества сигналов. Линейное пространство сигналов. Норма сигналов. Метрика сигналов. Скалярное произведение...
Средств обработки сигналов iconЦифровые процессоры обработки сигналов (Лекция)
Цпос) или их равнозначное название – цифровые сигнальные процессоры (цсп или просто сигнальные процессоры), англоязычное сокращение...
Средств обработки сигналов iconАнатолий Васильевич Давыдов
На примерах обработки геофизических данных показано, что модовая декомпозиция сигналов обеспечивает устойчивую адаптивную очистку...
Средств обработки сигналов icon1. Формирование элементарных сигналов и вычисление их спектров. 2
По текстовым файлам «Формирование сигналов в среде Mathcad» и «Спектральный анализ сигналов» ознакомиться со способами формирования...
Средств обработки сигналов iconВопросы к экзамену по дисциплине «Цифровые методы формирования и обработки сигналов в итс»

Средств обработки сигналов iconПрограмма вступительного экзамена по специальности 05. 12. 04. Радиотехника,...
Информация, сообщение,сигнал. Пространство сигналов. Математические и линейные пространства сигналов. Дискретные представления сигналов....
Средств обработки сигналов iconКурсовая работа по курсу "Устройства приема и обработки сигналов"...

Средств обработки сигналов iconВопросы
Устройства приема и обработки сигналов, гр. 2021,2051 осенний семестр 2003/2004 учебного года
Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2019
контакты
pochit.ru
Главная страница