Средств обработки сигналов




Скачать 498,45 Kb.
НазваниеСредств обработки сигналов
страница1/4
Дата публикации13.10.2013
Размер498,45 Kb.
ТипДокументы
pochit.ru > Информатика > Документы
  1   2   3   4
Глава 2. ОСОБЕННОСТИ МИКРОПРОЦЕССОРНЫХ УСТРОЙСТВ В СИСТЕМАХ ОБРАБОТКИ СИГНАЛОВ
2.1. ПРИНЦИПЫ ПОСТРОЕНИЯ МИКРОПРОЦЕССОРНЫХ

СРЕДСТВ ОБРАБОТКИ СИГНАЛОВ

Под микропроцессорными средствами обработки сигналов понимают функционально законченные устройства цифровой обработки информации, реализованные в виде одной или нескольких БИС. Микропроцессорные средства возникли в результате развития технологии интегральных схем и вычислительной техники. По сути, микропроцессор — это устройство, состоящее из нескольких БИС, которые выполняют функции процессора ЭВМ, поэтому микропроцессорные средства используют те же принципы построения, что и ЭВМ. Вместе с тем уровень развития полупроводниковой технологии вносит свои коррективы в эти принципы.

При построении современных микропроцессорных средств используют следующие принципы: микропрограммное управление, модульность построения, магистральный обмен информацией и наращивание вычислительной мощности. Рассмотрим их [2].

Классическое вычислительное устройство состоит из операционного устройства, устройства управления, запоминающего устройства и устройства ввода-вывода. Операционное устройство и устройство управления образуют процессор любой ЭВМ, т.е. ее управляющую и обрабатывающую части. Устройство управления вырабатывает сигналы, под действием которых операционное устройство выполняет все необходимые операции и действия. Существует два метода построения управляющих устройств: с использованием комбинационных схем и с использованием микропрограммного запоминающего устройства. В первом случае каждое входное воздействие на управляющее устройство жестко связано с выходным, их изменения возможны только при изменении электрической схемы управляющего устройства. Поскольку входным воздействием управляющего устройства является команда, то в данном случае система команд фиксирована. Такие микропроцессоры называют микропроцессорами с фиксированным набором команд.

Во втором случае требуемое функционирование управляющего устройства обеспечивается занесением в память универсального управляющего устройства определенной программы, в зависимости от которой оно способно обеспечить требуемое управление операционным устройством при решении самых различных задач. Это дает высокую гибкость в решении задач обработки сигналов. Такие микропроцессоры называют микропроцессорами с микропрограммным управлением. Структурная схема микропрограммного устройства управления приведена на рис.2.1.



Команда, считанная из запоминающего устройства, поступает на регистр команд и далее на блок управления. В соответствии с принятыми сигналами блок управления формирует адрес первой микрокоманды микропрограммы, соответствующей принятой команде. Этот адрес через регистр адреса микрокоманды поступает на запоминающее устройство микрокоманд. Микрокоманда состоит из двух частей: операционной (или собственно микрокоманды), которая поступает через регистр микрокоманд в операционное устройство, и адресной, которая поступает в блок управления. Этот процесс продолжается до тех пор, пока не будет считана последняя микрокоманда данной программы. После этого микропрограммное устройство управления готово к приему следующей команды. Длина микропрограммы определяется разрядностью кода адреса следующей микрокоманды. Управляющее устройство своими микрокомандами воздействует на операционное устройство, которое можно построить с таким набором узлов и такой схемой их соединения, которые обеспечивают решение разнообразных задач обработки сигналов. Задача, решаемая операционным устройством, определяется тем, какая микропрограмма заложена разработчиком в управляющее устройство. Использование микропрограммного управления позволяет разрабатывать системы команд, ориентированные на структуру реализуемых алгоритмов обработки сигналов, повышать быстродействие обработки.

Модульный принцип построения микропроцессорных средств предполагает разделение электрической схемы микропроцессорного устройства на функционально завершенные модули, которые чаще всего выполняются в виде функциональных ячеек. Модульный принцип дает возможность разработчику выбирать только необходимые ему модули и постепенно наращивать функциональные возможности микропроцессорных устройств.

Некоторые выводы микропроцессорных средств должны соединяться между собой и с внешними устройствами. Это обеспечивается объединением выводов в магистрали (шины) и мультиплексированием во времени обмена информацией между модулями. Весь информационный поток обычно разбивается на три группы: адреса, данные и управление. В соответствии с этим выделяют шину данных, шину адресов и управляющую шину. Количество шин, необходимых для функционирования устройства, определяется разработчиком. При обмене информацией между устройствами к шине должны быть подключены только устройства, осуществляющие обмен. Остальные устройства, подключенные к шине, не должны мешать им. Это достигается специальными способами подключения выводов устройств к шине: логическим объединением, объединением с помощью схем с открытым коллектором и объединением с использованием схем с тремя состояниями.

Микропроцессорные средства обработки сигналов имеют еще ряд особенностей, которые следует учитывать при разработке их устройств.

Во-первых, технические характеристики АЦП и ограниченное быстродействие микропроцессоров приводят к необходимости реализации предварительной обработки радиосигналов с использованием аналоговой схемотехники. Это требует разработки специальных периферийных устройств и интегральных схем.

Во-вторых, обработка сигналов должна осуществляться в реальном масштабе времени, т.е. на время выполнения алгоритма обработки сигналов накладывается ограничение. При этом допустимое время выполнения программы микропроцессором определяется как структурой устройства, так и параметрами обрабатываемых сигналов. В некоторых случаях для повышения быстродействия микропроцессорных устройств применяют аппаратные микропроцессоры для реализации наиболее сложных участков алгоритма обработки.

Среди микропроцессорных комплектов, выпускаемых отечественной промышленностью, перспективными для разработки устройств обработки сигналов являются биполярные секционированные (с разрядно-модульной организацией) комплекты серий К589, К1802 и К1804. Они относятся к числу микропроцессоров с микропрограммным управлением, что позволяет принимать оптимальные решения по выбору структуры аппаратной части процессора, организации микропрограммного обеспечения и системы синхронизации, исходя из специфики конкретных алгоритмов обработки. В итоге сокращаются аппаратурные затраты л достигается высокое быстродействие обработки. Разрядно-модульная организация и микропрограммное управление обеспечивают эффективную организацию практически любого алгоритма. Отсутствие жесткой ориентации на реализацию конкретной архитектуры позволяет строить на базе этих комплектов процессоры, отличающиеся структурой, составом команд, емкостью и организацией памяти и т.д. Требуемая разрядность процессора может быть обеспечена использованием нужного числа микропроцессорных секций. Перечисленные достоинства секционированных микропроцессорных комплектов в наибольшей степени присущи серии К1804.
2.2. СЕКЦИОНИРОВАННЫЙ МИКРОПРОЦЕССОРНЫЙ

КОМПЛЕКТ БИС К1804
Микросхемы микропроцессорного комплекта К1804 предназначены для построения микропроцессорных устройств с разрядно-модульной организацией [3-5]. Большинство БИС серии К1804 — 4-разрядные микропроцессорные секции, используемые либо для обработки четырех разрядов данных, либо для выполнения определенного набора управляющих функций. Секционность БИС комплекта обеспечивает возможность построения на их основе микропроцессорных устройств с разрядностью, кратной четырем при параллельном включении БИС. Управление работой отдельных БИС комплекта осуществляется программно, что позволяет реализовать практически любой набор.

В настоящее время в состав комплекта входят девять БИС, которые можно разделить на две группы: БИС для построения операционной части микропроцессора и БИС для построения управляющей части микропроцессора. В первую группу входят: микропроцессорные секции К1804ВС1 и К1804ВС2, схема переноса К1804ВР1, 4-разрядный параллельный регистр К1804ИР1 и схема управления состоянием и сдвигами К1804ВР2. Вторую группу составляют: секции управления адресом микрокоманды К1804ВУ1 и К1804ВУ2,, схема управления следующим адресом К1804ВУЗ и схема управления последовательностью микрокоманд К1804ВУ4.

Рассмотрим назначение и структурные схемы отдельных БИС этой серии.
^ 2.2.1. Микропроцессорная секция К1804ВС1

Микропроцессорная секция К1804ВС1 предназначена для построения процессоров с длиной слова, кратной четырем. Она рассчитана на микропрограммное управление, имеет двухвходовое АЛУ, двухпортовую регистровую память 16x4, рабочий регистр Q , тристабильную выходную шину Y3-0 и две пары двунаправленных тристабильных линий сдвига.

Структурная схема секции показана на рис.2.2. Арифметическо-логическое устройство выполняет восемь арифметических и логических операций над двумя операндами, подаваемыми на входы R и S через селектор источников данных, и формирует четыре признака результата: перенос из старшего разряда С4- «переполнение OVR , знак F3 и признак нулевого результата Z . Источниками данных (операндов) могут быть: входная шина данных, содержимое одного или двух внутренних регистров, содержимое регистра Q или нулевая константа. Выбор операндов и требуемой операции АЛУ производится с помощью разрядов микрокоманд I0, I1, I2 и I3,I4,I5 соответственно. Источники операндов и перечень операций АЛУ приведены в табл.2.1 (С0 — вход переноса).

Результат операций выдается на выходную шину данных через селектор данных, управляемый разрядами I6,I7,I8 микрокоманды (табл.2.2).


Таблица 2.1

Источники oпepaндов АЛУ

Перечень операций АЛУ

Микрокоманда


Источники


Микрокоманда


Функция АЛУ


I2

I1

I0

R

S

I5

I4

I3

0

0

0

0

1

1

1

1


0

0

1

1

0

0

1

1


0

1

0

1

0

1

0

1


А

А

0

О

О

D

D

D


Q

В

Q

В

А

А

Q

О


0

0

0

0

1

1

1

1


0

0

1

1

0

0

1

1


0

1

0

1

0

1

0

1


R+S+CO

S-R-1+CO

R-S-1+CO

RVS

RΛS



RS




Таблица 2.2

Микрокоманда

Функция памяти

Функция регистра Q

ВыходY

СдвигательАЛУ

Сдвигатель Q

I8

I7

I6

Сдвиг

Загрузка

Сдвиг

Загрузка

PR3

PRO

PR3

PR0

0

0

0

0

1

1

1

1


0

0

1

1

0

0

1

1


0

1

0

1

0

1

0

1


Нет

Нет

Нет

Нет

Вправо

Вправо

Влево

Влево


Нет

Нет

F → В

F → В

F/2→ В

F/2→ В

2F → В

2F →• В


Нет

Нет

Нет

Нет

Вправо

Нет

Влево

Нет


F→Q

Нет

Нет

Нет

Q/2→Q

Нет

2Q→Q

Нет


F

F

А

F

F

F

F

F


x

x

x

x

Вхз

Вхз

F3

F3


x

x

x

x

F0

F0

Bx0

Bx0


x

x

x

x

Вх3

x

Q3

Q3


x

x

x

x

Q0

Q0

Вх0

x


Здесь "х" обозначает неопределенное состояние. Для шины V подразумевается, что сигнал разрешения выхода ŌĒ равен нулю. Сигналы (С4) и входы (СО) переносов АЛУ обеспечивают возможность комплектования БИС в блоки с разрядностью, кратной четырем. Ускоренный перенос при комплектовании БИС организуется при помощи внешних схем с использованием сигналов и .

Блок внутренней память содержит 16 четырехразрядных регистров и имеет два независимых знала адресации — шины адреса регистра внутренней памяти А и внутренней памяти В. Причем запись в регистры возможна только при адресации по шине В. Информация поступает в регистры с выхода АЛУ через сдвигатель данных, который обеспечивает три режима записи: без сдвига, со сдвигом на один разряд влево и со сдвигом на один разряд вправо. При выполнении операции сдвига в сдвигателе данных формируется сигнал переноса РR3 или PRO.

Информация с выхода АЛУ может быть записана и в дополнительный рабочий регистр Q . Содержимое регистра Q можно также сдвинуть на один разряд влево или вправо.

На рис.2.3 приведены обозначение и нумерация выводов БИС К1804ВС1. Назначение выводов микросхемы показано в табл.2.3.



Вывод


Назначение


АО, А1

А2, A3

ВО, В1

В2, ВЗ


Входные линии адресов регистров внутренней памяти А и В


I0, I1

I2, I3

I4, I5

16, 17

18


Входные линии микрокоманды, определяющей действия секции в текущем микроцикле

D3 - DO


Входные линии данных от внешних источников

Y3 - YO


Выходная шина секции

ŌĒ


Сигнал разрешения выхода. При высоком уровне буферы выходной шины находятся в высоко-импедансном состоянии, а при низком —выводят содержимое выходной шины АЛУ или регистра А

Т


Вход тактирующего сигнала

СО


Вход переноса АЛУ

С4


Выход переноса АЛУ, используется только в случае последовательного переноса, при организации ускоренного переноса не используется

OVR


Выходной сигнал переполнения АЛУ


F3


Значение старшего бита результата АЛУ. В дополнительном коде совпадает со знаком

Z


Выходной сигнал о получении нулевого результата АЛУ (F - 0). Выход типа "открытый коллектор"

,


Выходы распространения и генерирования переноса, предназначенные для схем ускоренного переноса

PR3, PRO


Двунаправленные тристабильные линии сдвигателя на выходе АЛУ (или на входе пямяти)

PQ3, PQO


Двунаправленные тристабильные линии сдвигателя регистра


Для каскадирования секций микросхем К1804ВС1 в 16-разрядный процессор (рис.2.4) применяется схема ускоренного переноса







1804ВР1, изображенная на рис.2.5.

Обычно сигналы I, A, B, ŌĒ и Т подаются параллельно во все секции, а большинство сигналов состояний берется из старшей серии.

Микропроцессорная секция К1804ВС1 может быть разделена на четыре блока: блок внутренней памяти, блок рабочего регистра Q , блок АЛУ и блок управления.

Рассмотрим их построение и функционирование.

Блок внутренней памяти включает в себя регистровое запоминающее устройство, содержащее 16 четырехразрядных регистров. Адреса регистров представляются 4-разрядными кодовыми комбинациями. Два адресных входа АО-АЗ и ВО-ВЗ регистрового запоминающего устройства, на которые информация поступает из микрокоманды, определяют адреса любой пары регистров, содержимое которых принимается регистрами А и В. Далее эти регистры служат источниками операндов, над которыми выполняются операции.

Запись в регистровое запоминающее устройство (^ ЗУ) в каждом тактовом периоде может производиться лишь в один из регистров, адрес которого задается шиной ВО-ВЗ. Записываемые данные при этом подаются с выхода АЛУ через сдвигатель данных. Они могут передаваться без сдвига либо со сдвигом на один разряд влево или вправо. Таким образом, за один тактовый период из регистрового ЗУ может быть выдано содержимое двух регистров; над ними в АЛУ выполнена некоторая операция, и полученный результат может быть сдвинут вправо или влево и вновь записан в регистр регистрового ЗУ. Выводы РR0 и РR3 в зависимости от направления сдвига служат входом или выходом, через которые производятся запись значения в освобождающийся при сдвиге разряд и выдача содержимого выдвигаемого разряда.

Чтение из регистров регистрового ЗУ, адресуемых шинами ^ АЗ-АО и ВЗ-ВО, происходит при высоком уровне тактового сигнала. Его вход отключен и не реагирует на поступающую информацию. При низком уровне тактового сигнала входы регистров А и В отключаются и регистры хранят принятую информацию. При этом в регистровое ЗУ производится запись информации через сдвигатель данных по адресу ВО-ВЗ.

Таким образом, чтение, и запись информации в регистровом ЗУ разнесены во времени.

Блок рабочего регистра содержит одиночный 4-разрядный регистр Q, построенный на триггерах D-типа. Содержимое регистра постоянно передастся в АЛУ. Запись в регистр может производиться на положительном фронте тактовых импульсов. Данные на вход регистра передаются через узел сдвигателя регистра Q , который передает записываемые в регистр данные без сдвига либо со сдвигом влево или вправо на один разряд. На вход регистра Q может передаваться результат операции с выхода АЛУ или содержимое самого регистра Q . Последнее обеспечивает возможность выполнения сдвига содержимого регистра Q, производимого параллельно с операцией в АЛУ.

Блок АЛУ включает в себя АЛУ, которое имеет два 4-разрядных входа R и S . Данные на эти входы поступают с выхода селектора источников данных. Кроме этих входов АЛУ имеет вход для подачи переноса С0.

На вход R АЛУ селектор источников данных коммутирует выход регистра А или внешнюю шину данных DO~D3 либо передает на этот вход нулевое значение. На вход S селектор источников данных коммутирует или выход регистра А, или выход регистра В, или выход регистра Q , или нулевое значение.

Результат операции с выхода АЛУ подается на сдвигатель данных, регистр Q и селектор выходных данных. Последний коммутирует в выходную шину данных содержимое регистра А или выход АЛУ. Он построен на элементах с тремя состояниями и управляется сигналом .

Блок управления предназначен для преобразования содержимого кода операции I0-I8 микрокоманды в систему управляющих сигналов, под действием которых в узлах микросхемы выполняются микрооперации.

Таким образом, для управления рассмотренными процессами требуется микрокоманда, типичный формат которой имеет вид, приведенный на рис. 2.6, а микроцикл изображен на рис.2.7.



  1   2   3   4

Похожие:

Средств обработки сигналов iconЗадачи и методы обработки сигналов зв. Основные виды устройств обработки....
Принципы действия устройств динамической обработки. Структурные схемы, переходные процессы
Средств обработки сигналов icon6. микропроцессоры для цифровой обработки сигналов
МП. Значительная эффективность систем цос достигается за счет специализации мп. Мп, ориентированные на цос, получили название цифровых...
Средств обработки сигналов iconТема пространство и метрология сигналов физическая величина более...
Пространство сигналов. Множества сигналов. Линейное пространство сигналов. Норма сигналов. Метрика сигналов. Скалярное произведение...
Средств обработки сигналов iconЦифровые процессоры обработки сигналов (Лекция)
Цпос) или их равнозначное название – цифровые сигнальные процессоры (цсп или просто сигнальные процессоры), англоязычное сокращение...
Средств обработки сигналов iconАнатолий Васильевич Давыдов
На примерах обработки геофизических данных показано, что модовая декомпозиция сигналов обеспечивает устойчивую адаптивную очистку...
Средств обработки сигналов icon1. Формирование элементарных сигналов и вычисление их спектров. 2
По текстовым файлам «Формирование сигналов в среде Mathcad» и «Спектральный анализ сигналов» ознакомиться со способами формирования...
Средств обработки сигналов iconВопросы к экзамену по дисциплине «Цифровые методы формирования и обработки сигналов в итс»

Средств обработки сигналов iconПрограмма вступительного экзамена по специальности 05. 12. 04. Радиотехника,...
Информация, сообщение,сигнал. Пространство сигналов. Математические и линейные пространства сигналов. Дискретные представления сигналов....
Средств обработки сигналов iconКурсовая работа по курсу "Устройства приема и обработки сигналов"...

Средств обработки сигналов iconВопросы
Устройства приема и обработки сигналов, гр. 2021,2051 осенний семестр 2003/2004 учебного года
Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2019
контакты
pochit.ru
Главная страница